TSMC จัดงาน North America Technology Symposium เปิดเทคโนโลยีการที่กำลังจะเข้ามาในช่วงสองปีข้างหน้า โดยไล่ตั้งแต่เทคโนโลยีที่มีอยู่และปรับปรุงขึ้น ไปจนถึงเทคโนโลยีใหม่

• เทคโนโลยี N4C ปรับปรุง N4P ที่ใช้งานอยู่ทุกวันนี้ โดยไม่ได้ระบุว่าขนาดเล็กลงเพียงใด แต่ yield สูงขึ้น โดยรวมลดต้นทุนการผลิตได้สูงสุด 8.5% ลูกค้าสามารถใช้ design rule เดิมของ N4P ได้เลย แต่เปลี่ยนส่วนประกอบวงจรใหม่
• TSMC NanoFlex ดีไซน์พื้นฐานสำหรับการผลิตในเทคโนโลยี N2 เพื่อให้ลูกค้านำไปออกแบบชิปประสิทธิภาพสูงได้ โดย N2 จะเริ่มเดินสายการผลิตเต็มรูปแบบได้ครึ่งหลังของปี 2025
• TSMC A16 เป็นเทคโนโลยีการผลิตรุ่นต่อไป หากจ่ายไฟเท่าเดิมจะได้ความเร็วเพิ่มขึ้น 8-10% จากเทคโนโลยี N2P หรือหากทำความเร็วเท่า N2P จะใช้พลังงานน้อยลง 15-20% ระบบจ่ายไฟ Super Power Rail (SPR)
• System-on-Wafer (TSMC-SoW) เทคโนโลยีประกอบชิปหลายชิ้นเข้าด้วยกันรุ่นใหม่สามารถวางชิปได้มากขึ้น เปิดทางวางแรม HBM ได้มากขึ้น หรือแม้กระทั่งจะประกอบทั้งเซิร์ฟเวอร์เข้าด้วยกันบนแผ่นซิลิกอน
• Compact Universal Photonic Engine (COUPE) ระบบส่งข้อมูลแบบแสง จะเริ่มใช้งานได้ช่วงปี 2025 แต่จะใช้งานกับแพ็กเกจแบบที่ประกอบหลายชิปบนแผ่นซิลิกอน CoWoS ที่ได้รับความนิยมกับชิป AI หลายตัว ภายในปี 2026
• ระบบแพ็กเกจแบบใหม่สำหรับยานยนต์ ที่จะผ่านมาตรฐานความน่าเชื่อถือ AEC-Q100 Grade 2 ทนอากาศร้อน/เย็น -40 องศาจนถึง 105 องศาเซลเซียส แต่สามารถใช้เทคโนโลยี Integrated Fan-Out (InFO) และ CoWoS ที่ได้รับความนิยมในชิป AI จำนวนมากได้ เปิดทางใส่ชิปพลังประมวลผลสูงสำหรับเทคโนโลยีรถไร้คนขับ

งานแสดงเทคโนโลยีของ TSMC เป็นงานค่อนข้างเฉพาะกลุ่ม มีผู้ร่วมงานเป็นกลุ่มผู้ออกแบบชิปโดยรวมประมาณ 2,000 คน แต่ก็นับว่าเติบโตขึ้นอย่างมาก เทียบกับครั้งแรกๆ ที่ TSMC จัดงานนั้นมีผู้ร่วมงานไม่ถึง 100 คนเท่านั้น

ที่มา - TSMC